Показать сокращенную информацию
Мінімізація логічної схеми для реалізації pseudo lru шляхом міжтипового переходу у тригерних структурах
| dc.contributor.author | Пуйденко, В.О. | |
| dc.contributor.author | Харченко, В.С. | |
| dc.date.accessioned | 2023-02-16T11:31:14Z | |
| dc.date.available | 2023-02-16T11:31:14Z | |
| dc.date.issued | 2020 | |
| dc.identifier.citation | Пуйденко, В. О. Мінімізація логічної схеми для реалізації pseudo lru шляхом міжтипового переходу у тригерних структурах / В. О. Пуйденко, В. С. Харченко // Радіоелектронні і комп'ютерні системи. – 2020. – № 2. – С. 33–47. | uk_UA |
| dc.identifier.issn | 1814-4225 | |
| dc.identifier.uri | http://dspace.library.khai.edu/xmlui/handle/123456789/4210 | |
| dc.description.abstract | В статті реалізовано два варіанти мінімізації апаратури політики заміщення рядків за алгоритмом pseudo LRU для q – спрямованої асоціативній кеш-пам’яті. В обох варіантах здійснюється перехід від тригерної структури типу синхронний D-тригер до тригерної структури типу синхронний JK-тригер. | uk_UA |
| dc.description.abstract | В статье реализовано два варианта минимизации аппаратуры политики замещения строк по алгоритму pseudo LRU для q – направленной ассоциативной кэш-памяти. В обоих вариантах осуществляется переход от триггерной структуры типа синхронный D-триггер к триггерной структуре типа синхронный JK-триггер. | uk_UA |
| dc.language.iso | uk | uk_UA |
| dc.publisher | ХАІ | uk_UA |
| dc.subject | радіоелектронні і комп'ютерні системи | uk_UA |
| dc.subject | алгоритм pseudo LRU | uk_UA |
| dc.subject | асоціативна кеш-пам'ять | uk_UA |
| dc.subject | блок LRU | uk_UA |
| dc.subject | радиоэлектронные и компьютерные системы | uk_UA |
| dc.subject | ассоциативная кэш-память | uk_UA |
| dc.title | Мінімізація логічної схеми для реалізації pseudo lru шляхом міжтипового переходу у тригерних структурах | uk_UA |
| dc.type | Article | uk_UA |